

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 04-105328

(43)Date of publication of application : 07.04.1992

(51)Int.Cl.

H01L 21/336

H01L 21/76

H01L 29/784

(21)Application number : 02-223407

(71)Applicant : MITSUBISHI ELECTRIC CORP

(22)Date of filing : 24.08.1990


(72)Inventor : ONODA HIROSHI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To avoid a problem concerning the overlapping precision in a transfer process in the case of forming a field shield isolation, and realize a simple field shield isolation, by making the type of impurities for channel doping opposite to the type of impurities for a channel stopper.

CONSTITUTION: In the manufacture of an MOSFET, the following are included; a process wherein a well 10 is formed on a semiconductor substrate, a process wherein impurities of the same type as the well 10 are ion-implanted in the whole part of the well region, and a process wherein impurities of the opposite type to the above impurities are ion-implanted in the whole part of the well region, and the threshold voltage of an MOSFET is controlled. For example, boron is ion-implanted in the whole surface of a P well region; a gate oxide film 22, N+ polysilicon film 23 and a silicon oxide film 24 are formed and etched; a side wall 25 is formed, and a field shield isolation is formed. Next, phosphorus for channel doping is ion-implanted in an active region, and the threshold voltage of the transistor is controlled.



LEGAL STATUS

EV549571687

⑨ 日本国特許庁(JP)

⑩ 特許出願公開

⑫ 公開特許公報(A)

平4-105328

⑤ Int. Cl.³

識別記号

庁内整理番号

④ 公開 平成4年(1992)4月7日

H 01 L 21/336
21/76
29/784

S 9169-4M

8422-4M H 01 L 29/78
8422-4M

3 0 1 Z
3 0 1 R

審査請求 未請求 請求項の数 1 (全5頁)

⑬ 発明の名称 半導体装置の製造方法

⑭ 特 願 平2-223407

⑮ 出 願 平2(1990)8月24日

⑯ 発 明 者 小 野 田 宏 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・
エス・アイ研究所内

⑰ 出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

⑱ 代 理 人 弁理士 早瀬 憲一

明 細 書

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

(1) MOSFETのしきい値電圧を制御する半
導体装置の製造方法において、

半導体基板上にウェルを形成する工程、

該ウェル領域にチャネルストップを全面イオン
注入する工程、

フィールドシールド分離を形成する工程、

該ウェル領域にチャネルストップとは逆のタイ
プの不純物を全面イオン注入する工程を備えるこ
とを特徴とする半導体装置の製造方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は半導体装置の製造方法に関し、特に
フィールドシールド分離を用いた場合のMOSF
ETのしきい値電圧を制御できる半導体装置の製
造方法に関するものである。

〔従来の技術〕

第2図は従来の半導体装置の製造方法を示すも
のであり、フィールドシールド分離を用いた場合
のNチャネルMOSFETの製造フローを示して
いる。

図において、1はレジストマスク、2はゲート
絶縁膜、3は導電膜、4は絶縁膜、5はサイドウ
ォール、6はチャネルストップ用不純物注入領域、
7はチャネルドープ用不純物注入領域、8はMO
SFETゲート、9はソース、ドレインである。

先ず、半導体基板(図示せず)上にPウェル1
0形成を行った後、トランジスタ活性領域となる
べき領域にマスクを形成し、チャネルストップで
あるボロンを $\sim 10^{12} \text{cm}^{-2}$ 程度イオン注入を行う
(第2図(a))。次に、ゲート絶縁膜2、導電膜3、
絶縁膜4を積層した後、フィールドシールド分離
パターンの転写工程を経てエッチング加工を行い、
さらに絶縁膜のサイドウォール5を形成してフィ
ールドシールド分離を完成する(第2図(b))。分
離形成後、その分離をマスクとしてチャネルド
ープ用のボロンを $10^{11} \sim 10^{12} \text{cm}^{-2}$ 程度トランジ

スタ活性領域に注入し、トランジスタのしきい値電圧を制御する（第2図(c)）。その後、トランジスタのゲート8の形成、ソース、ドレイン9の形成を行い、NチャネルMOSFETを完成する。
〔発明が解決しようとする課題〕

従来のフィールドシールド分離を用いた半導体装置の製造方法は、以上のように構成されているので、チャンネルストップ注入領域と分離形成用マスクパターンとが抜きと残しの逆関係となるため、分離形成にチャンネルストップ注入領域パターン、フィールドシールド分離パターンの2枚のマスクが必要であり、転写工程も2度になり、しかもセルフアラインではないため、転写工程の重ね合わせ精度によっては第2図(d)に示されるようにチャンネルストップ注入領域1の一部がトランジスタ活性領域にはみ出ることがあった。チャンネルストップ注入領域が活性領域上に露出した場合、チャンネルストップのドーズはチャネルドープより1桁以上多いので、そのトランジスタの特性にさまざまなバラつきを、特にしきい値電圧、ソースド

レイン電流に対してバラつきを与えるという問題があった。

又、上記のようなズレが生じた場合、逆に分離領域においてはチャンネルストップもチャネルドープも注入されていないような領域も生じ、その領域においては不純物濃度がウエル濃度しかないため、トランジスタの分離特性（ソースドレイン耐圧等）を著しく劣化させるという問題もあった。

本発明は上記のような問題点を解決するためになされたもので、チャネルドープ用の不純物をチャンネルストップ用の不純物と逆のタイプにすることで、チャンネルストップの全面注入を可能とし、フィールドシールド分離を形成する際の転写工程の重ね合わせ精度による問題点を回避し、簡便なフィールドシールド分離を実現することのできる半導体装置の製造方法を得ることを目的とする。
〔課題を解決するための手段〕

本発明に係る半導体装置の製造方法は、半導体基板上にウエルを形成する工程、該ウエル領域にチャンネルストップを全面イオン注入する工程、フ

ィールドシールド分離を形成する工程、該ウエル領域にチャンネルストップとは逆のタイプの不純物（チャンネルストップが B^+ であれば P^+ 又は As^+ 、チャンネルストップが P^+ 又は As^+ であれば B^+ ）を全面イオン注入する工程を備え、MOSFETのしきい値電圧を制御するようにしたものである。

〔作用〕

本発明においては、従来のフローのチャンネルストップ用不純物イオン注入の際、マスクを形成せず全面注入を行い、チャンネルストップと逆のタイプの不純物を活性領域に注入し、チャンネルストップの不純物が注入されたことにより濃くなりすぎた活性領域の不純物濃度を打ち消し、MOSFETのしきい値電圧制御を行うようにしたので、2回の転写工程の重ね合わせ精度による問題点を回避し、簡便な方法でフィールドシールド分離が実現できる。

〔実施例〕

以下、本発明の一実施例を第1図を用いて説明

する。

第1図は本発明の一実施例によるNチャネルMOSFETの製造フローを示し、図において、22はゲート酸化膜、23は n^+ ポリシリコン膜、24はシリコン酸化膜、25はサイドウォール、11はチャンネルストップ用不純物注入領域、12はチャネルドープ用不純物注入領域、13はゲート、14はソース、ドレインである。

半導体基板（図示せず）上にPウエル10を形成した後、Pウエル領域にボロン（ B^+ ）を $1 \times 10^{13} \text{ cm}^{-2}$ 、全面イオン注入する。（第1図(a)）。次に、ゲート酸化膜22、 n^+ ポリシリコン膜23、シリコン酸化膜24を連続的にCVDなどの方法で形成し、フィールドシールド分離パターンを転写した後に連続して各層22、23、24をエッチング加工する。続いてシリコン酸化膜CVD、酸化膜全面エッチを行い、サイドウォール25を形成し、フィールドシールド分離を形成する（第1図(b)）。

次に、チャネルドープ用にリンを 9.5×10

10^{12} cm $^{-3}$ 活性領域に注入し、トランジスタのしきい値電圧を制御し(第1図(c))、トランジスタのゲート13、ソース、ドレイン14を形成しNチャネルMOSFETを完成する(第1図(d))。

上記製造方法によるNチャネルMOSFETはその特性において、従来の製造フローのMOSFETと殆ど変わらず、しかも特性のバラつき、即ちしきい値電圧、ソースドレイン電流に対するバラつきが殆ど見られず、かつ、トランジスタ分離特性も極めて良好であった。

なお、上記実施例では、フィールドシールドのゲート絶縁膜に酸化膜を用いたが、シリコン酸化膜、窒化膜、あるいはそれらの複合膜をCVDにより用いても可能である。また、フィールドシールド電極としてn $^{+}$ ポリシリコンを用いたが、これに限らず、P $^{+}$ ポリシリコンでも、ノンドープポリシリコンでも各種シリサイドでも、またポリサイドでも良い。

また、上記実施例ではNチャネルMOSFETを取りあげたが、PチャネルMOSFETでも不

純物のタイプを逆にする、即ち、チャネルストップバにリンを、チャネルドープにボロンを用いることにより、同様の製造方法で構成できる。

また、上記実施例では、しきい値電圧制御が、トランジスタのモードが表面チャネル型か、埋込チャネル型かで本質的に差異がないことはいうまでもないが、ただし、ドーピングについては少し異なってくる。

(発明の効果)

以上のように、この発明によれば、半導体基板上にウエルを形成し、該ウエル領域にチャネルストップバを全面イオン注入し、フィールドシールド分離を形成し、該ウエル領域にチャネルストップバとは逆のタイプの不純物を全面イオン注入して、MOSFETのしきい値電圧を制御するようにした、即ち、従来のフローのチャネルストップバ用不純物イオン注入の際、マスクを形成せず全面注入を行い、従来のようなチャネルストップバと同種のタイプの不純物でしきい値制御をするのではなく、チャネルストップバと逆のタイプ、即ちチャネルス

トップバがB $^{+}$ であればP $^{+}$ 又はAs $^{+}$ 、チャネルストップバがP $^{+}$ 又はAs $^{+}$ であればB $^{+}$ の不純物を活性領域に注入し、チャネルストップバの不純物が注入されたことにより濃くなりすぎた活性領域の不純物濃度を打ち消し、MOSFETのしきい値電圧制御を行うようにしたので、チャネルストップバの全面注入を可能とし、2回の転写工程の重ね合わせ精度による問題点を回避し、簡便な方法でフィールドシールド分離を実現することができる。

4. 図面の簡単な説明

第1図はこの発明の一実施例による半導体装置の製造方法を示すフロー図、第2図は従来のフィールドシールド分離を用いたNチャネルMOSFETの製造フローを示す図である。


10はPウエル、2はゲート絶縁膜、3は導電膜、4は絶縁膜、5はサイドウォール、12はボロン、13はゲート、14はソース、ドレイン、22はゲート酸化膜、23はn $^{+}$ ポリシリコン膜、24はシリコン酸化膜、25はサイドウォールで

ある。

なお、図中、同一符号は同一又は相当部分を示す。


代理人 早 瀬 憲 一

第 1 図



- 10: P ウェル
- 11: チャネルストップ用
不純物注入領域
- 12: チャネルドープ用
不純物注入領域
- 13: MOSFETゲート
- 14: MOSFET
ソースドレイン
- 22: ゲート酸化膜
- 23: p+ポリシリコン膜
- 24: シリコン酸化膜
- 25: サイドウォール

第 2 図



- 1: レジストマスク
- 2: フィールドシールド
ゲート絶縁膜
- 3: フィールドシールド
ゲート電極
- 4: フィールドシールド
絶縁膜
- 5: フィールドシールド
絶縁膜
(サイドウォール)
- 6: チャネルストップ用
不純物注入領域
- 7: チャネルドープ用
不純物注入領域
- 8: MOSFETゲート
- 9: MOSFET
ソースドレイン

手続補正書 (自発)

平成 3 年 5 月 20 日

特 許 庁 長 官 殿

1. 事件の表示

特願平2-223407号

2. 発明の名称

半導体装置の製造方法

3. 補正をする者

事件との関係 特許出願人

住 所 東京都千代田区丸の内二丁目2番3号

名 称 (601) 三菱電機株式会社

代表者 志 岐 守 哉

4. 代理人

郵便番号 564

住 所 大阪府吹田市江坂町1丁目23番43号

ファサード江坂ビル7階

(8181) 弁理士 早 瀬 憲

電話 06-380-5822



方 式
審 査



5. 補正の対象

明細書の特許請求の範囲の欄、及び発明の詳細な説明の欄

6. 補正の内容

- (1) 明細書の特許請求の範囲を別紙の通り訂正する。
- (2) 同第1頁第18行～第19行の「制御できる半導体装置の製造」を「制御する」に訂正する。
- (3) 同第2頁第2行の「フィールドシールド」を「特にフィールドシールド」に訂正する。
- (4) 同第2頁第5行の「2は」を「2はフィールドシールド分離の」に訂正する。
- (5) 同第2頁第7行の「チャネルストップ用不純物」を「チャネルストップ(分離下不純物)」に訂正する。
- (6) 同第2頁第8行の「チャネルドープ用不純物」を「チャネルドープ(しきい値制御用不純物)」に訂正する。
- (7) 同第2頁第10行の「P」を「P型」に訂正する。

(8) 同第2頁第12行～第13行の「マスクを…ストップパである」を「レジストマスクを形成し、チャネルストップパとしてP型不純物である」に訂正する。

(9) 同第2頁第16行の「経て」を「経てレジストマスクを形成し、絶縁膜4、導電膜3、ゲート絶縁膜2の」に訂正する。

(10) 同第3頁第1行～第2行の「注入し、…(第2図(c)).」を「注入する。」に訂正する。

(11) 同第4頁第2行の「あった。」を「あった。」に訂正する。

(12) 同第4頁第7行の「分離特性」を「特性」に訂正する。

(13) 同第6頁第4行の「2は」を「2はフィールドシールド分離の」に訂正する。

(14) 同第6頁第6行の「チャネルストップ用」を「チャネルストップ」に訂正する。

(15) 同第6頁第7行の「チャネルドープ用」を「チャネルドープ」に訂正する。

(16) 同第6頁第12行の「酸化膜22。」を「

酸化膜22を形成した後、」に訂正する。

(17) 同第6頁第20行～第7頁第1行の「リンを… $1.0 \times 10^{12} \text{cm}^{-2}$ 」を「リンを… $9.5 \times 1.0 \times 10^{12} \text{cm}^{-2}$ 程度、フィールドシールド分離をマスクとして」に訂正する。

(18) 同第7頁第12行の「絶縁膜に酸化膜を用いたが、」を「絶縁膜を酸化により形成したが、」に訂正する。

(19) 同第7頁第14行の「用いても」を「形成しても」に訂正する。

(20) 同第7頁第16行～第17行の「ノンドーブポリシリコンでも」及び第8頁第4行～第8行の「また、…異なってくる。」を削除する。

特許請求の範囲

- (1) MOSFETの製造方法において、
半導体基板上にウエルを形成する工程、
該ウエル領域に該ウエルと同タイプの不純物を全面イオン注入する工程、
フィールドシールド分離を形成する工程、
該ウエル領域に前記不純物とは逆のタイプの不純物を全面イオン注入してMOSFETのしきい値電圧を制御する工程を備えることを特徴とする半導体装置の製造方法。

以 上